SEST AVAILABLE COPY

DMA CONTROLLER

Patent Number:

JP5314060

Publication date:

1993-11-26

Inventor(s):

OKAZAKI HIROMI; others: 01

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

___ JP5314060

Application Number: JP19920121634 19920514

Priority Number(s):

IPC Classification:

G06F13/28

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease transfer cycles by completing transfer at the time of the read/write of DMA transfer just with one line one access without depending on the start address.

CONSTITUTION: This device is provided with the plural pairs of temporary registers 11 and 12 for temporarily storing data from the same data bus 6, shift means 13 and 14 to shift access positions to the temporary registers 11 and 12 for the respective temporary registers 11 and 12, and transfer control means 18 to instruct the shift amount required for accessing the prescribed positions of the respective temporary registers 11 and 12 concerning the temporary data from the data bus 6.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-314060

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 13/28

3 1 0 L 9072-5B

G 9072-5B

審査請求 未請求 請求項の数1(全 13 頁)

(21)出願番号

(22)出願日

特願平4-121634

平成 4年(1992) 5月14日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目 2番 3号

(72)発明者 岡崎 弘美

伊丹市瑞原 4丁目 1 番地 三菱電機株式会

社北伊丹製作所内

(72)発明者 北上 尚一

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会

社北伊丹製作所内


(74)代理人 弁理士 髙田 守

(54) 【発明の名称】 DMAコントローラ

(57)【要約】

【目的】 DMA転送のリード、ライト時の転送を、そ の開始アドレスによらないで、1ライン1アクセスで行 えるようにして転送サイクルを減らすことを目的とす る。

【構成】 同一のデータバスからのデータを一時記憶す るテンポラリレジスタを複数組設け、またテンポラリレ ジスタへのアクセス位置を上記各テンポラリレジスタ毎 にシフトするシフト手段と、データバスからのテンポラ リ・データを上記各テンポラリレジスタの所定位置へア クセスするために必要なシフト量を指示する転送制御手 段を設けた。



【特許請求の範囲】

【請求項1】 同一のデータバスからのデータを一時記憶するテンポラリレジスタを複数組設け、

上記テンポラリレジスタへのアクセス位置を上記各テンポラリレジスタ毎にシフトするシフト手段と、

上記データバスからのテンポラリ・データを上記各テンポラリレジスタの所定位置へアクセスするために必要なシフト量を指示する転送制御手段を設けたダイレクト・メモリ・アクセス(DMA)コントローラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータアセンブリ手段をもつDMAコントローラの性能向上に関するものである。

[0002]

【従来の技術】通常、データをメモリどうしや入出力装置の間で転送するときには、CPUを使用する方法が一般的であるが、従来よりデータ処理装置の中にはダイレクトメモリアクセス(Direct Memory Access 以下DMAと記す)転送方式と呼ばれる方法を用いてデータをCPUを介さずに直接メモリ同士や入出力装置との間で転送させて高速化を計っているものもある。

【0003】DMA転送方式の一つにデュアルアドレス モードと呼ばれるものがある。これはまず、転送元(ソ ース) デバイスのアドレスを出力して、上記転送元デバ イスからDMAコントローラ内に備えられたDMA転送 データ保持用の専用レジスタ (テンポラリレジスタ) に データを転送する。次に転送先 (ディスティネーショ ン)デバイスのアドレスを出力して、上記テンポラリレ ジスタから上記転送先デバイスにデータを転送するもの である。上記デュアルアドレスモードによるDMAコン トローラには更にデータアセンブリ機能を備えたものが ある。このデータアセンブリ機能とは、例えば32ビッ トDMAコントローラが、16ビットポートの入出力装 置からデータバス幅が32ビットのメモリにデータを転 送する場合は、まずDMA要求に応じた16ビットデー タが32ビットのテンポラリレジスタに32ビット分転 送される。その後、一括して32ビット分のデータをメ モリの所定の領域に転送する。また、上記32ビットの メモリから16ビットポートの入出力装置にデータを転 送する場合は、最初のDMA要求に応じて上記メモリか ら上記テンポラリレジスタにデータを転送する際に、必 要とされる16ビットデータだけでなく続く16ビット データも同時に転送してしまい、続くDMA要求に対し ては単に上記テンポラリレジスタから上記入出力装置に 転送する、というものである。

【0004】以下DMAコントローラの従来例を図4~ 図6を用いてその構成と動作を説明する。図4は従来の DMAコントローラの要部構成を含むシステム構成図で

ある。図において、1は従来の32ビットDMAコント ローラ、2は32ビットCPUである。3は16ビット ポート入出力装置(以下1/0とする)で、31は上記 I/Oに備えられた16ビット(2バイト)長のレジス タ、32は上記16ビットポート1/〇 3から出力さ れるI/OデバイスDMA要求信号、33は上記I/O デバイス要求信号32がDMAコントローラ1で受け付 けられたことを示すDMA許可信号である。5は32ビ ットデータ幅のメモリ、51および52は上記メモリ5 内の第一および第二のメモリ領域である。6は32ビッ トの上記DMAコントローラ1や、CPU2およびメモ リ5等を接続する32ビットデータバスで、7は上記1 6ビットポートI/O 3と上記32ビットデータバス 6を接続する16ビットデータバスである。また、11 は32ビット(4バイト)長のテンポラリレジスタ、1 3はシフト部、15はソフトウェアによりセットされて DMA転送を指定するDMAスタートビット、16はバ スインターフェース、17はDMA転送制御ロジックで あり、いずれも上記従来のDMAコントローラ1に備え られている。このDMA転送制御ロジック17は、I/ O 3により出力されたDMA要求32あるいはDMA スタートビット15に従って、DMA許可信号33、転 送元アドレス、転送先アドレスの出力やテンポラリレジ スタ11、シフト部13、バスインターフェース16な どの制御情報の生成などを行なう。

【0005】次に従来例の動作を説明する。図5、図6 は上記従来例における各種DMA転送のタイミング概略 図である。図5はメモリ→メモリDMA転送、図6は1 /O→メモリDMA転送の概略を示す。図中、RQ-1、・・・は I / O 3から DMA コントローラ 1 への DMA要求を示し、DMA許可はDMAコントローラ1 から【/〇 3へのDMA許可信号を示す。また1-R、・・・はメモリ領域51、52あるいは1/O 3 からのテンポラリレジスタ11への転送サイクル、1-W、・・・はテンポラリレジスタ11からメモリ領域5 1、52あるいはI/O 3への転送サイクルを示す。 【0006】次にソースとディスティネーションの転送 開始バイト位置の異なるメモリ→メモリDMA転送動作 について図4、図5を用いて説明する。図5に示すよう な第一のメモリ領域51のアドレス1c~1nに格納さ れている12バイトのデータを、第二のメモリ領域52 ・のアドレス2b~2mにDMA転送する場合を考える。 まず、CPU2が、転送元アドレス、転送先アドレス、 転送のサイズなどの情報をDMA転送制御ロジック17 にプログラムした後、ソフトウェアの要求に従ってDM Aコントローラ1のソフトウェアDMAスタートビット 15をセットし、転送を指示する(図5(2))。DM A転送制御ロジック17はバス権を獲得して、上記の情 報に従い、テンポラリレジスタ11、シフト部13、バ スインターフェース16に制御信号を出力し、DMA転

送サイクルを開始する(図5(3))。DMA転送はソフトウェアで指定されたサイズのデータの転送を終了するまで続けられる。

【0007】図5 (3)に示す第1DMAサイクルでは、第一のメモリ領域51のアドレス1cと1dの内容をデータバス6とバスインターフェース16を通じてシフト部13に入力し、シフト部13で1バイト分シフトしてテンポラリレジスタ11の1Bと1Cに転送する(1-R)。第2DMAサイクルでは、第一のメモリ領域51のアドレス1eの内容をデータバス6とバスインターフェース16を通じてシフト部13に入力し、シフト部13で1バイト分シフトしてテンポラリレジスタ11の1Dに転送する(2-R)。テンポラリレジスタ11がデータで満たされると、次の第3DMAサイクルでは、テンポラリレジスタ11の1B、1C、1Dの内容がバスインターフェース16とデータバス6を通じて、一度に第二のメモリ領域52のアドレス2b、2c、2dに転送される(1-W)。

【0008】第4DMAサイクルでは、第一のメモリ領域51のアドレス1f、1g、1hの内容をデータバス6とバスインターフェース16を通じてシフト部13に入力し、シフト部13で1バイト分シフトしてテンポラリレジスタ11の1A、1B、1Cに転送する(3-R)。第5DMAサイクルでは、第一のメモリ領域51のアドレス1iの内容をデータバス6とバスインターフェース16を通じてシフト部13に入力し、シフト部13で1バイト分シフトしてテンポラリレジスタ11がデータで満たされると、次の第6DMAサイクルでは、テンポラリレジスタ11がデータで満たされると、次の第6DMAサイクルでは、テンポラリレジスタ11の内容がバスインターフェース16とデータバス6を通じて、一度に第二のメモリ領域52のアドレス2e、2f、2g、2hに転送される(2-W)。

【0009】同様に、第7DMAサイクルでは、第一のメモリ領域51のアドレス1j、1k、1Lの内容をテンポラリレジスタの1A、1B、1Cに転送し(5-R)、第8DMAサイクルでは、第一のメモリ領域51のアドレス1mの内容をテンポラリレジスタ11の1Dに転送する(6-R)。第9DMAサイクルでは、テンポラリレジスタ11の内容が一度に第二のメモリ領域52のアドレス2i、2j、2k、2Lに転送される(3-W)。第10DMAサイクルでは、第一のメモリ領域51のアドレス1nの内容をテンポラリレジスタの1Aに転送(7-R)し、その内容が第11DMAサイクルで第二のメモリ領域52のアドレス2mに転送される(4-W)。ソフトウェアで指定されたサイズのデータ転送が終わるとDMAはバス権を解放し、DMA転送を

【0010】次に、図6に示すように I/O 3に入力されたデータを、アライメントのとれていない第二のメ

終了する。

モリ領域 52のアドレス 2 d より DMA 転送する場合を説明する。まず、I/O 3の DMA 要求信号 32 が DMA コントローラ 1 に入力されると(図 6 (5))、 DMA コントローラ 1 はバス権を獲得して I/O 3に DMA 許可信号 33 を出力し(図 6 (6))、 DMA 転送を開始する。まず、RQ-1 が入力されると(図 6

(5))、DMAコントローラ1はバス権を獲得し、I /O 3にDMA許可を出力する(図6(6))ととも に、レジスタ31のデータ3A、3Bをデータバス6と バスインターフェース16を通じてシフト部13に入力 し、シフト部13で2バイト分シフトしてテンポラリレ ジスタ11の1Aと1Bに転送する(1-R)。次に、 RQ-2が入力されると、DMAコントローラ1はバス 権を獲得し、I/O 3にDMA許可を出力するととも に、レジスタ31のデータ3A、3Bをデータバス6と バスインターフェース16を通じてシフト部13に入力 し、シフト部13ではシフトせずにテンボラリレジスタ 11の1Cと1Dに転送する(2-R)。

【0011】テンポラリレジスタ11がデータで満たさ れると、バス権を獲得したまま、まず1A、1B、1C の内容がシフト部13で1バイト分シフトされて、バス インターフェース16に転送され、データバス6を通じ て、第二のメモリ領域52のアドレス26、2c、2d に転送される(1-W)。続いて1Dの内容がシフト部 13で1バイト分シフトされて、バスインターフェース 16に転送され、データバス6を通じて、第二のメモリ 領域52のアドレス2eに転送される(2-W)。メモ リへの転送が終了した後、次のI/O 3のDMA要求 RQ-3が受け付けられると、DMAコントローラ1は バス権を獲得して、I/O 3にDMA許可を出力する とともに、レジスタ31のデータ3A、3Bをデータバ ス6とバスインターフェース16を通じてシフト部13 に入力し、シフト部13で2バイト分シフトしてテンポ ラリレジスタ11の1Aと1Bに転送する(3-R)。 【0012】次に、RQ-4が入力されると、DMAコ ントローラ1はバス権を獲得し、I/O 3にDMA許 可を出力するとともに、レジスタ31のデータ3A、3 Bをデータバス6とバスインターフェース16を通じて シフト部13に入力し、シフト部13ではシフトせずに テンポラリレジスタ11の1Cと1Dに転送する(4-R)。テンポラリレジスタ11がデータで満たされる と、バス権を獲得したまま、まず1A、1B、1Cの内 容がシフト部13で1パイト分シフトされて、パスイン ターフェース16に転送され、データバス6を通じて、 第二のメモリ領域52のアドレス2f、2g、2hに転 送される (3-W)。続いて1Dの内容がシフト部13 で1バイト分シフトされて、バスインターフェース16 に転送され、データバス6を通じて、第二のメモリ領域 52のアドレス2iに転送される(4-W)。メモリへ の転送が終了すると次のI/O 3のDMA要求RQ-

5 が受け付けられ、DMAコントローラ1はバス権を獲得して、I/O 3にDMA許可を出力するとともに、レジスタ31のデータ3A、3Bをデータバス6とバスインターフェース16を通じてシフト部13に入力し、シフト部13で2バイト分シフトしてテンポラリレジスタ11の1Aと1Bに転送する(5-R)。

【0013】次に、RQー6が入力されると、DMAコ ントローラ1はバス権を獲得し、I/O 3にDMA許 可を出力するとともに、レジスタ31のデータ3A、3 Bをデータバス6とバスインターフェース16を通じて シフト部13に入力し、シフト部13ではシフトせずに テンポラリレジスタ11の1Cと1Dに転送する(6-R) , テンポラリレジスタ11がデータで満たされる と、バス権を獲得したまま、まず1A、1B、1Cの内 容がシフト部13で1パイト分シフトされて、パスイン ターフェース16に転送され、データバス6を通じて、 第二のメモリ領域52のアドレス2j、2k、2L に転 送される(5-W),続いて1Dの内容がシフト部13 で1バイト分シフトされて、バスインターフェース16 に転送され、データバス6を通じて、第二のメモリ領域 52のアドレス2mに転送される(6-W)。同様にⅠ **/O:3からのDMA要求32があるときは以上の動作** を繰り返し、I/O 3のDMA要求32がなくなれば DMA転送を終了し、バス権を解放する。

[0014]

【発明が解決しようとする課題】従来のDMAコントローラは以上のように構成され、テンポラリレジスタが1本であるため、転送に関わるソースとディスティネーションのDMA転送開始バイト位置が異なる場合には、ラインの全バイトの一度でのリードができない。そのため、次のリードサイクルで同一ラインの残りの部分を再びアクセスしなければならない。このため転送速度が落ちるという課題があった。またソースの1ラインリードごとに、ディスティネーションの2ラインにライトを行なう場合にも、2ライン目のライトを行なうのに2度のライト動作が必要で、転送速度が落ちるという課題があった。

【0015】この発明はかかる課題を解決するためにな されたもので、リード、ライト時共に1ライン1アクセ スで転送を行えるようにしてDMA転送サイクルを減ら し、高速化を図ることを目的とする。

[0016]

【課題を解決するための手段】この発明に係るDMAコントローラは、同一のデータバスからのデータを一時記憶するテンポラリレジスタを複数組設け、またテンポラリレジスタへのアクセス位置を上記各テンポラリレジスタ毎にシフトするシフト手段と、データバスからのテンポラリ・データを上記各テンポラリレジスタの所定位置へアクセスするために必要なシフト量を指示する転送制御手段を設けた。

[0017]

【作用】この発明における、DMAコントローラでは、 ソースとディスティネーションのDMA転送開始バイト 位置が異なる場合にも、テンポラリレジスタの所定位置 に書き込み、また読み出しは所定位置からシフトして行 い、テンポラリレジスタはリードサイクルごとに交互に 使用される。

[0018]

【実施例】

実施例1.以下、本発明のDMAコントローラの実施例 を図を用いて説明する。図1は本発明のDMAコントロ ーラの要部構成を含むシステム構成図である。図におい て、4は本発明での新規な32ビットDMAコントロー ラである。また、2は32ビットCPUで、3は16ビ ットボート入出力装置(以下1/0とする)、31は上 記I/Oに備えられた16ビット(2パイト)長のレジ スタ、32は上記16ビットボート1/〇 3から出力 される【/OデバイスDMA要求信号、33は上記【/ Oデバイス要求信号32がDMAコントローラ1で受け 付けられたことを示すDMA許可信号で、いずれも従来 例と同等のものである。5は32ビットデータ幅のメモ リ、51および52は上記メモリ5内の第一および第二 のメモリ領域、6は32ビットの上記DMAコントロー ラ1、CPU2およびメモリ5等を接続する32ビット データバス、7は上記16ビットポートL/O=3ヒ上 記32ビットデータバス6を接続する16ビットデータ バスで、やはり従来例と同等のものである。

【0019】さらに、新規な構成として、11は第一の 32ビット(4バイト)長のテンポラリレジスタ、12 は第二の32ビット(4バイト)長のテンボラリレジス タである。13は第一のテンポラリレジスタ11のシフ 下部、14は第二のテンポラリレジスタ12のシフト部 で、やはり新規な構成要素である、また、15はソフト ウェアによりセットされてメモリーメモリDMA転送を 行なうことを指定するソフトウェアDMAスタートビッ ト、16はバスインターフェースで従来例と同等部分で ある。18はDMA転送制御ロジックである。その機能 は、I/O 3により出力されたDMA要求32あるい はDMAスタートビット15に従って、DMA許可信号 33、転送元アドレス、転送先アドレスの出力や、第一 のテンポラリレジスタ11とそのシフト部13、第二の テンポラリレジスタ12とそのシフト部14、バスイン ターフェース16などの制御情報の生成などを行なう。 【0020】次に動作を説明する。図2、図3は上記本 発明における各種DMA転送のタイミング概略図であ ろ、図2はメモリ→メモリDMA転送、図3は1/O→ メモリDMA転送の概略を示す。図中、RQ-1、・・ ・は I / O 3からの DMA 要求を示し、 DMA許可は DMAコントローラ4から1/O 3へのDMA許可信

号を示す。また1-R、・・・はメモリ領域51、52

あるいは I/O 3 からのテンポラリレジスタ 1 1 またはテンポラリレジスタ 1 2 への転送サイクル、1 -W、・・・はテンポラリレジスタ 1 1 またはテンポラリレジスタ 1 2 からメモリ領域 5 1、5 2 あるいは I/O 3 への転送サイクルを示す。

【0021】次にソースとディスティネーションの転送 開始バイト位置の異なるメモリーメモリDMA転送動作 について図1、図2を用いて説明する。図2に示すよう な第一のメモリ領域51のアドレス1c~1nに格納さ れている12バイトのデータを、第二のメモリ領域52 のアドレス2b~2mにDMA転送する場合を考える。 まず、CPU2が、転送元アドレス、転送先アドレス、 転送のサイズなどの情報をDMA転送制御ロジック18 にプログラムした後、ソフトウェアの要求に従ってDM Aコントローラ4のソフトウェアDMAスタートビット 15をセットして、転送を指示する(図2(2))。D MA転送制御ロジック18はバス権を獲得し、上記の情 報に従い、第一のテンポラリレジスタ11とそのシフト 部13、第二のテンポラリレジスタ12とそのシフト部 14、バスインターフェース16に制御信号を出力し、 DMA転送サイクルを開始する(図2(3))。 DMA 転送はソフトウェアで指定されたサイズのデータの転送 を終了するまで続けられる。

【0022】図2(3)に示す第1DMAサイクルで は、第一のメモリ領域51のアドレス1cと1dの内容 をデータバス6、バスインターフェース16、シフト部 13を通じて第一のテンポラリレジスタ11の1Cと1 Dに転送する(1-R)。第2DMAサイクルでは、第 一のメモリ領域51のアドレス1e、1f、1g、1h の内容をデータバス6、バスインターフェース16、シ フト部14を通じて第二のテンポラリレジスタ12の2 A、2B、2C、2Dに転送する(2-R)。第一のテ ンポラリレジスタ11と第二のテンポラリレジスタ12 がデータで満たされると、次の第3DMAサイクルで は、第一のテンポラリレジスタ11の1C、1Dの内容 が第一のシフト部13で1バイトシフトされてバスイン ターフェース16に出力される。同時に第二のテンポラ リレジスタ12の2Aの内容が第二のシフト部14で1 バイトシフトされてバスインターフェース16に出力さ れる。これらはデータバス6を通じて、一度に第二のメ モリ領域52のアドレス26、2c、2dに転送される (1-W)

【0023】第4DMAサイクルでは、第一のメモリ領域51のアドレス1i、1j、1k、1Lの内容をデータバス6、バスインターフェース16、第一のシフト部13を通じてテンポラリレジスタ11の1A、1B、1C、1Dに転送する(3-R)。テンポラリレジスタ11がデータで満たされると、第5DMAサイクルでは、第二のテンポラリレジスタ12の2B、2C、2Dの内容が第二のシフト部14で3バイトシフトされてバスイ

ンターフェース 16 に出力される。同時に第一のテンポラリレジスタ 1101 Aの内容が第一のシフト部 13 で 3 バイトシフトされてバスインターフェース 16 に出力される。これらはデータバス 6 を通じて、一度に第二のメモリ領域 52 のアドレス 2e、2f、2g、2h に転送される(2-W),

【0024】第6DMAサイクルでは、第一のメモリ領 域51のアドレス1m、1nの内容をデータバス6、バ スインターフェース16、第二のシフト部14を通じて テンポラリレジスタ12の2A、2Bに転送する(4-R)。テンポラリレジスタ12がデータで満たされる と、第7DMAサイクルでは、第一のテンポラリレジス タ11の1B、1C、1Dの内容が第一のシフト部13 で3バイトシフトされてバスインターフェース16に出 力される。同時に第二のテンポラリレジスタ12の2A の内容が第二のシフト部14で3バイトシフトされてバ スインターフェース16に出力される。これらはデータ バス6を通じて、一度に第二のメモリ領域52のアドレ ス2i、2j、2k、2Lに転送される(3-W)。最 後に第8DMAサイクルでは、第二のテンポラリレジス タ12の2Bの内容が第二のシフト部14で3バイトシ フトされてバスインターフェース16に出力され、デー タバス6を通じて、第二のメモリ領域52のアドレス2 mに転送される(4-W)。ソフトウェアで指定された サイズのデータ転送が終わるとDMAはバス権を解放 し、DMA転送を終了する。尚、当実施例においてメモ リアドレスのアライメントがソース、ディスティネーシ ョン共にとれている場合はテンポラリレジスタは1本の み使用して従来のDMA転送を行なってもよい。

【0025】また図3に示すようにI/O 3に入力されたデータを、アライメントのとれていない第二のメモリ領域52のアドレス2bよりDMA転送する場合の動作を説明する。まず、I/O 3のDMA要求信号32がDMAコントローラ4に入力されると(図3

(5))、DMAコントローラ4はバス権を獲得してI/O 3にDMA許可信号33を出力し(図3)

(6))、DMA転送を開始する。まず、RQ-1が入力されると(図3(5))、DMAコントローラ4はバス権を獲得し、I/O 3にDMA許可を出力する(図3(6))とともに、レジスタ31のデータ3A、3Bをデータバス6とバスインターフェース16を通じて第一のシフト部13に入力する。そして、第一のシフトの1Aと1Bに転送する(1-R)。次に、RQ-2が入力されると、DMAコントローラ4はバス権を獲得し、I/O 3にDMA許可を出力するとともに、レジスタ31のデータ3A、3Bをデータバス6とバスインターフェース16を通じて第一のシフト部13に入力する。そして、第一のシフト部13ではシフトせずにテンポラリレジスタ11の1Cと1Dに転送する(2-R)。

【0026】次に、RQ-3が入力されると、DMAコ ントローラ4はバス権を獲得し、I/O 3にDMA許 可を出力するとともに、レジスタ31のデータ3A、3 Bをデータバス6とバスインターフェース16を通じて 第二のシフト部14に入力する、そして、第二のシフト 部14で2バイト分シフトしてテンポラリレジスタ12 の2Aと2Bに転送する(3-R)。次に、RQ-4が 入力されると、DMAコントローラ4はバス権を獲得 し、I/O 3にDMA許可を出力するとともに、レジ スタ31のデータ3A、3Bをデータバス6とバスイン ターフェース16を通じて第二のシフト部14に入力す る。そして、第二のシフト部14ではシフトせずにテン ポラリレジスタ12の2Cと2Dに転送する(4-R) 。第一のテンポラリレジスタ11と第二のテンポラ リレジスタ12がデータで満たされると、バス権を獲得 したまま、まず第一のテンポラリレジスタ11の1A、 1B、1Cの内容が第一のシフト部13で1バイト分シ フトされる。そして、バスインターフェース16に転送 され、データバス6を通じて、第二のメモリ領域52の アドレス2b、2c、2dに転送される(1-W)。続 いて、第一のテンポラリレジスタ11の1Dの内容が第 ーのシフト部13で1バイト分シフトされてバスインタ ーフェース16に転送される。同時に第二のテンポラリ レジスタ2A、2B、2Cの内容が第二のシフト部14 でーバイト分シフトされてバスインターフェース16に 転送される。そして、データバス6を通じて、第二のメ モリ領域52のアドレス2e、2f、2g、2hに転送 される (2-W) ,

【0027】第一のテンポラリレジスタ11のデータが なくなると、RQ-5が受け付けられ、DMAコントロ ーラ4はバス権を獲得する。I/O 3にDMA許可を 出力するとともに、レジスタ31のデータ3A、3Bを データバス6とバスインターフェース16を通じて第一 のシフト部13に入力する。そして、第一のシフト部1 3で2バイト分シフトしてテンポラリレジスタ11の1 $A \ge 1 B に 転送する (5 - R)$ 。次に RQ - 6が入力さ れると、DMAコントローラ4はバス権を獲得し、I/ O 3にDMA許可を出力するとともに、レジスタ31 のデータ3A、3Bをデータバス6とバスインターフェ ース16を通じて第一のシフト部13に入力する。第一 のシフト部13ではシフトせずにテンポラリレジスタ1 1の1Cと1Dに転送する(6-R)。第一のテンポラ リレジスタ11がデータで満たされると、バス権を獲得 したまま、まず第二のテンポラリレジスタ12の2Dの 内容が第二のシフト部14で1パイト分シフトされてバ スインターフェース16に転送される。同時に第一のテ ンボラリレジスタ1A、1B、1Cの内容が第一のシフ 下部13で1バイト分シフトされて、バスインターフェ ース16に転送され、データバス6を通じて、第二のメ モリ領域52のアドレス2i、2i、2k、2Lに転送

される (3-W)。 同様に I/O 3からの DMA 要求 3 2があるときは以上の動作を繰り返し、 I/O 3の DMA 要求 3 2がなくなれば DMA 転送を終了し、バス 権を解放する、

【0028】尚上記実施例においてメモリアドレスのアライメントがとれている場合はテンポラリレジスタは1本のみ使用して従来のDMA転送を行なってもよい、なお上記実施例は16ビットI/O、32ビットメモリからなる32ビットDMAシステムを例にとったが、これに限るものではない。

【0029】実施例2.上記実施例ではシフト部は、テンポラリレジスタからメモリまたは【/〇ボートへデータを転送する際にシフトする構成とした。ここでの実施例では、テンポラリレジスタ11と12をリング状に接続し、シフトによって例えば1Aに入るべきデータが1Dに入る、また、2Aに入るべきデータが1Dに入るように構成する。動作としては、外部のメモリまたは【/〇ボートからのデータをテンポラリレジスタに転送し、書き込む際にシフトして書き込む。次にテンポラリレジスタから読み出してメモリまたは【/〇ボートへ転送する際は、そのまま1ライン読み出し、転送動作をさせる。以上のようにしても全く同じ効果が得られる。

[0030]

【発明の効果】以上のようにこの発明によれば、複数のテンポラリレジスタを備えて、リードサイクルごとに交互に使用するようにしたので、メモリアクセスにおけるリード、ライトを共に1ラインに1アクセスでDMA転送を行なうことができ、転送サイクルを減らして高速化する効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例であるDMAコントローラのシステム構成図である。

【図2】本発明の実施例のDMAコントローラを用いた メモリからメモリへのDMA転送のタイミング説明図で ある。

【図3】本発明の実施例のDMAコントローラを用いた 【/OデバイスからメモリへのDMA転送のタイミング 説明図である。

【図4】従来のDMAコントローラのシステム構成図である。

【図5】従来のDMAコントローラを用いたメモリから メモリへのDMA転送のタイミング説明図である。

【図6】従来のDMAコントローラを用いた I /OデバイスからメモリへのDMA転送のタイミング説明図である

【符号の説明】

4 32ビットDMAコントローラ

5 32ビットデータ幅のメモリ

11 第一の32ビット (4パイト) 長のテンポラリレジスタ

12 第二の32ビット(4バイト)長のテンポラリレ

ジスタ

13 第一のテンポラリレジスタ11のシフト部

14 第二のテンポラリレジスタ12のシフト部


16 バスインターフェース

18 本発明のDMA転送制御ロジック

51 第一のメモリ領域

52 第二のメモリ領域

【図1】



4 :本発明のDMAコントローラ 6 :32ピットデータバス

2 : 3 2 ビットCPU 7 : 1 6 ビットデータバス

3 : 16ビットポートI/O 11:第一の32ビット長のテンポラリレジスタ 31:16ビット長レジスタ 12:第二の32ビット長のテンポラリレジスタ


32:I/OデバイスDMA要求信号13:第一のシフト部33:DMA許可信号14:第二のシフト部


5 :32ビットデータ幅のメモリ 15:ソフトウェアDMAスタートピット・

51:第一のメモリ領域 16:バスインターフェース


52:第二のメモリ領域 18:本発明のDMA転送制御ロジック

【図2】






【図3】



【図4】



1 : 従来のDMAコントローラ 6 : 3 2 ビットデータバス 2 : 3 2 ビットCPU 7 : 1 6 ピットデータバス

3 :16ピットボートL/O 11:32ピット長のテンポラリレジスタ

31:16ピット長レジスタ 13:シフト部


32:1/OデバイスDMA要求信号 15:ソフトウェアDMAスタートピット


33:DMA許可信号 16:バスインターフェース

5 :32ビットデータ幅のメモリ 17:従来のDMA転送制御ロジック


51:第一のメモリ領域 52:第二のメモリ領域

【図5】





【図6】



【手続補正書】

【提出日】平成4年10月7日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】、

[0014]

【発明が解決しようとする課題】<u>従来のDMAコントローラは以上のように構成され動作していたが、テンポラ</u>

リレジスタが1本であるため、上記のように転送に関わるソースとディスティネーションのDMA転送開始バイト位置が異なる場合、ディスティネーションの1ラインに書き込むデータをそろえるために、ソースの2ラインのリードが必要な場合、2ライン目のソースをリードするときにはラインの全バイトのリードができない。そのため、次のリードサイクルで全バイトのリードができなかった同一ラインを再びアクセスしなければならず、速度が落ちるという課題があった。またソースの1ライン

リードごとに、ディスティネーションの2ラインにライトを行なう場合では、2ライン目のライトを行なうときにはラインの全バイトのライトができないため、次のライトサイクルで全バイトのライトができなかった同一ラインに再びアクセスしなければならず、速度が落ちるという課題があった。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正内容】

【0029】 実施例2. <u>尚上記実施例ではシフト部で、</u> テンポラリレジスタからデータを読み出して外部のメモ リまたは1/Oポートへ転送する際にシフトすることと したが、外部のメモリまたは1/Oポートからテンポラ リレジスタへデータを転送する際にシフトして書き込む ことにしても同様の効果が得られる。